TSK. 1

(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平10-74668

(43)公開日 平成10年(1998) 3月17日

(51) Int. Cl		識別記号	庁内整理番号	FI			技術表示箇所
H01G	9/004			HO1G	9/05	C·	
	9/052					K	e e e
	9/08				9/08	С	

審査請求 未請求 請求項の数8 OL (全17頁)

(21)出願番号

特願平8-230749

(22) 出願日

平成8年(1996)8月30日

(71)出願人 000116024

ローム株式会社

京都府京都市右京区西院溝崎町21番地

(72) 発明者 栗山 長治郎

京都市右京区西院溝崎町21番地 ローム株

式会社内


(74)代理人 弁理士 石井 暁夫 (外2名)

(54) 【発明の名称】アレイ型固体電解コンデンサの構造及びその製造方法

(57)【要約】

【課題】 金属粉末の焼結体を要素とするコンデンサ素 子24の複数個を、一つの部品として並べて一体的にパ ッケージして成るいわゆるアレイ型固体電解コンデンサ 30において、その小型化と、大容量化とを図る。

【手段】 チップ基板片12と、このチップ基板片の上 面に並べて装着された金属粉末による焼結チップ体21 の複数個と、前記各チップ体の各々に形成した誘電体膜 22及び固体電解質層23と、前記各チップ体における 固体電解質層の一部を露出するようにして前記各チップ 体を包み込む被覆樹脂25と、前記各チップ体における 固体電解質層のうち前記被覆樹脂からの露出部分に形成 した陰極側端子電極膜27と、前記各チップ体の金属粉 末に電気的に導通するように前記チップ基板片に形成し た陽極側端子電極膜28とを備えている。



【特許請求の範囲】

【請求項1】チップ基板片と、このチップ基板片の上面に並べて装着された金属粉末による焼結チップ体の複数個と、前記各チップ体の各々にその金属粉末と誘電体膜を介して電気的に絶縁された状態で形成した固体電解質層と、前記各チップ体における固体電解質層の一部を露出するようにして前記各チップ体を包み込む被覆樹脂と、前記各チップ体における固体電解質層のうち前記被覆樹脂からの露出部分に電気的に導通するように形成した陰極側端子電極膜と、前記各チップ体の金属粉末に電10気的に導通するように前記チップ基板片に形成した陽極側端子電極膜とを備えていることを特徴とするアレイ型固体電解コンデンサの構造。

【請求項2】前記請求項1において、前記陽極側端子電極膜はチップ基板片の下面に形成されており、前記陰極側端子電極膜はチップ体の上面に形成されており、前記被覆樹脂が前記各チップ体の全側面を覆うように形成されていることを特徴とするアレイ型固体電解コンデンサの構造。

【請求項3】前記請求項1において、前記チップ基板片 20 は各チップ体の箇所に充填用孔を備えており、前記各チップ体の金属粉末は前記充填用孔内にまで充填されていることを特徴とするアレイ型固体電解コンデンサの構造。

【請求項4】前記請求項3において、前記チップ基板片の充填用孔が貫通孔の形態であり、この貫通孔内ある金属粉末の部分に前記チップ基板片における陽極側端子電極膜が接合されていることを特徴とするアレイ型固体電解コンデンサの構造。

【請求項5】前記請求項1において、前記チップ基板片は少なくとも厚さ方向に導電性を有する材料であり、このチップ基板片の上面に、当該チップ基板片と固体電解質層と電気的に絶縁するための絶縁層が、前記各チップ体の周囲を囲うように形成されていることを特徴とするアレイ型固体電解コンデンサの構造。

【請求項6】複数個のチップ基板片に対応する大きさの素材基板を用意する工程と、この素材基板の各チップ基板片の各々に金属粉末による多孔質のチップ体を複数個ずつ固め成形する工程と、この各チップ体を加熱して焼結する工程と、前記各チップ体における金属粉末に誘電体膜の表面に固体電解質層を形成する工程と、前記各チップ体の少なくとも側面に被覆樹脂を塗布する工程と、前記各チップ体における固体電解質層に陰極側端子電極膜を形成するとともに、前記素材基板の下面のうち少なくとも各チップ基板片の箇所に陽極側端子電極膜を形成する工程と、前記素材基板を、複数個のチップ体を含む各チップ基板片ごとに切断する工程とを含むことを特徴とするアレイ型固体電解コンデンサの製造方法。

【請求項7】前記請求項6において、前記素材基板に

は、各チップ基板片における各チップ体の箇所にごとに 充填用貫通孔を備えており、前記各チップ片を形成する 工程では、金属粉末を前記貫通孔内に充填することを特 徴とするアレイ型固体電解コンデンサの製造方法。

【請求項8】前記請求項6において、前記素材基板は少なくとも厚さ方向に導電性を有する材料からなっており、前記各チップ体に固め形成する工程の前に、前記素材基板の上面における前記各チップ体が固め形成されるべき部分の周囲を囲うように絶縁層を形成する工程を更に含んでいることを特徴とするアレイ型固体電解コンデンサの製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、タンタル固体電解コンデンサ等の固体電解コンデンサのうち、弁金属粉末の焼結体を要素とするコンデンサ素子の複数個を、一つの部品として並べて一体的にパッケージして成るいわゆるアレイ型固体電解コンデンサの構造と、その製造方法とに関するものである。

0 [0002]

【従来の技術】タンタル固体電解コンデンサ等の固体電解コンデンサのうち、弁金属粉末の焼結体を要素とするコンデンサ素子の複数個を、一つの部品として並べて一体的にパッケージして成るいわゆるアレイ型固体電解コンデンサは、米国特許第4,097,916 号明細書の第3図、特開平4-3406号公報及び特開平6-20891号公報の図11等に記載されている。

【0003】そして、この種のアレイ型固体電解コンデンサは、電気機器における回路基板に、複数個の固体電 30 解コンデンサを使用する場合に、一つのコンデンサ素子のみをパッケージした固体電解コンデンサの複数個を実装するよりも、実装に要する手数を低減できると共に、実装面積を縮小することができる等の利点がある。また、複数個のコンデンサ素子を並列状に接続して一体的にパッケージしたアレイ型固体電解コンデンサの場合には、コンデンサ素子における陰極側の電気抵抗を低減できることから、これと同じ静電気容量のコンデンサを一つのコンデンサ素子にて構成した場合よりも、高周波域におけるインピーダンスを低くできる利点がある。

【0004】そして、前記した従来のアレイ型固体電解コンデンサは、そのいずれも、以下に述べるようにして製造されるコンデンサ素子Aを使用している。すなわち、先づ、図85に示すように、タンタル等のような弁金属の粉末を、タンタル等の金属製の陽極ワイヤA2が突出する多孔質のチップ体A1に固め成形したのち、焼結する。

【0005】次いで、図86に示すように、このチップ 体A1をりん酸水溶液等の化成液に浸漬した状態で、陽 極棒A2と化成液との間に直流電流を印加して陽極酸化 を行う。この結果、チップ体A1における金属粒子の表

面に、五酸化タンタル等の誘電体膜A3が形成される。 次いで、前記チップ体A1を硝酸マンガン水溶液に浸漬 して、硝酸マンガン水溶液をチップ体A1の内部まで浸 透したのち引き揚げて焼成する工程を複数回にわたって 繰り返す。この結果、前記誘電体膜A3の表面に、二酸 化マンガン等の金属酸化物による固体電解質層A4が形 成される。

【0006】最後に、前記チップ体A1における固体電解質層A4の表面に、グラファイト層形成処理を行った後、銀又はニッケル等の金属膜等によって構成される陰 10極膜A5を形成する。これによって、コンデンサ素子Aが得られる。以上のように、固体電解コンデンサにおいては、そのコンデンサ素子Aを製造する上で、チップ体A1から突出する陽極ワイヤA2は不可欠であり、陽極ワイヤA2を除去することができないのである。

[0007]

【発明が解決しようとする課題】このため、前記した従来におけるアレイ型固体電解コンデンサにおいては、前記きようにして製造されたコンデンサ素子Aの複数個を並べたのち、各コンデンサ素子におけるチップ体A1及 20 びこれから突出する陽極ワイヤA2を含んだ状態で、これらを包み込むように、合成樹脂製のパッケージ体にて一体的にモールド成形するように構成しなければならない。

【0008】従って、各コンデンサ素子を包み込むようにモールド成形されるパッケージ体の大きさが、コンデンサ素子Aにおけるチップ体A1の大きさに比べて、当該チップ体A1から陽極ワイヤA2が突出する分だけ大きくなり、コンデンサ全体の体積に対するコンデンサ素子Aにおけるチップ体A1の体積の割合が小さく、体積30効率が低くなる。更に、前記各コンデンサ素子Aにおけるチップ体A1の有効体積が、当該チップ体A1に前記陽極ワイヤA2の一部が埋設されている分だけ小さくなる。これらの要因により、従来のアレイ型固体電解コンデンサは、単位体積当たりの容量を大きくすることが困難であり、重量も大きくなるという問題があった。

【0009】しかも、前記従来のアレイ型固体電解コンデンサにおいては、複数個のコンデンサ素子1を合成樹脂製のパッケージ体にて包み込むようにモールド成形するとき、各コンデンサ素子Aにおけるチップ体A2に大 40きいストレスが作用することにより、漏れ電流(LC)が増大したり、絶縁不良が発生したりする頻度が高い。そのため、製造に際しての不良品の発生率が高く、歩留り率が低い。

【0010】また、従来において、複数のコンデンサ素子Aを同時に製造する場合、前記したように、複数の焼結チップ体から突出する各陽極ワイヤA2をタンタル等の金属棒に対して取付け、この状態で、化成液に浸漬しての陽極酸化による誘電体膜A3の形成、硝酸マンガン水溶液に浸漬しての固体質解質 A4の形成、グラファ

イト層の形成、及び陰極膜A5の形成等の各種の工程を 行ったのち、各コンデンサ素子Aを、前記金属棒から切 り離すようにしている。

【0011】従って、一本の金属棒を使用して製造することができるコンデンサ素子Aの個数には限りがあって、大幅に多くすることができず、大量生産することは困難であり、これに加えて、このようにしたコンデンサ素子Aの複数個を、一つの部品に組み込むための工程も必要であるから、前記製造に際しての歩留り率が低いことと相俟って、製造コストが大幅にアップすると言う問題があった。

【0012】本発明における第1の技術的課題は、これらの問題を解消できるようにしたアレイ型固体電解コンデンサを提供することにある。本発明における第2の技術的課題は、そのようなアレイ型固体電解コンデンサの製造方法を提供することにある。

[0013]

【課題を解決するための手段】本発明は第1の技術的課題を達成するために、「チップ基板片と、このチップ基板片の上面に並べて装着された金属粉末による焼結チップ体の複数個と、前記各チップ体の各々にその金属粉末と誘電体膜を介して電気的に絶縁された状態で形成した固体電解質層と、前記各チップ体における固体電解質層の一部を露出するようにして前記各チップ体を包み込む被覆樹脂と、前記各チップ体における固体電解質層の前記被覆樹脂からの露出部分に電気的に導通するように形成した陰極側端子電極膜と、前記各チップ体の金属粉末に電気的に導通するように前記チップ基板片に形成した陽極側端子電極膜とを備えていることを特徴とするアレイ型固体電解コンデンサの構造。」を提供するものである。

【0014】また、本発明は、前記第2の技術的課題を 達成するために、「複数個のチップ基板片に対応する大 きさの素材基板を用意する工程と、この素材基板の各チ ップ基板片の各々に金属粉末による多孔質のチップ体を 複数個ずつ固め成形する工程と、この各チップ体を加熱 して焼結する工程と、前記各チップ体における金属粉末 に誘電体膜を形成する工程と、前記各チップ体における 誘電体膜の表面に固体電解質層を形成する工程と、前記 各チップ体の少なくとも側面に被覆樹脂を塗布する工程 と、前記各チップ体における固体電解質層に陰極側端子 電極膜を形成するとともに、前記素材基板の下面のうち 少なくとも各チップ基板片の箇所に陽極側端子電極膜を 形成する工程と、前記素材基板を、複数個のチップ体を 含む各チップ基板片ごとに切断する工程とを含むことを 特徴とするアレイ型固体電解コンデンサの製造方法。」 を提供するものである。

[0015]

ての陽極酸化による誘電体膜A3の形成、硝酸マンガン 【発明の作用・効果】前記した本発明の構造によると、 水溶液に浸漬しての固体電解質層A4の形成、グラファ 50 一つのアレイ型固体電解コンデンサを構成する各コンデ 20

ンサ素子の側面を被覆樹脂にて覆うのみで良く、しか も、前記各コンデンサ素子におけるチップ体から突出す る陽極ワイヤを廃止することができる。従って、各コン デンサ素子におけるチップ体の有効体積が陽極棒のため に減少することがないから、全体の体積に対するチップ 体の体積の割合を、陽極ワイヤ付きコンデンサ素子の複 数個を使用した従来のアレイ型固体電解コンデンサに比 べて確実に大きくすることができ、大幅な体積効率の向 上と小型化を実現できるのである。

【0016】前記チップ基板片のうち各チップ体の箇所 10 に充填用孔を設け、この充填用孔内にも各チップ体にお ける金属粉末を充填してもよい。この構成により、前記 チップ体の体積が増大し、体積効率をより高くできるか ら、単位体積当たりの固体電解コンデンサの容量を大き くできる。特に、充填用孔を貫通孔とする場合には、こ の貫通孔に充填された金属粉末の部分に、チップ基板片 の下面における陽極側端子電極膜を直接接合させて、チ ップ体における体積を更に増大できると共に、チップ体 の金属粉末と陽極側端子電極膜との電気的導通の確実性 を向上できるのである。

【0017】前記チップ基板片を、少なくとも厚さ方向 に導電性を有する材料で構成して、このチップ基板片 に、各チップ体における金属粉末を電気的に接合すると 共に、陽極側端子電極膜を形成してもよい。この場合、 前記チップ基板片自体が、従来における陽極棒の代わり になるから、体積効率を向上する上で有効である。ま た、前記チップ基板片の上面に、各チップ体の周囲を囲 うように絶縁層を形成すれば、陽極側のチップ基板片と 陰極側の固体電解質層とを電気的に絶縁することができ るから、その間に電流の短絡が発生することを確実に防 30 止できる。

【0018】次に、本発明の製造方法によると、金属粉 末をチップ体に固め形成する工程と、このチップ体を加 熱・焼結する工程とを、一つの素材基板について複数個 同時に行うことができる。しかも、その後の誘電体膜の 形成、固体電解質層の形成、被覆樹脂の塗布、陽極側端 子電極膜の形成、及び陰極用端子電極膜の形成も複数の チップ体を素材基板に接合した状態で一挙に行うことが できる。そして、最後に素材基板を各チップ体の間にお いて各チップ基板片ごとに切断するだけで、複数のアレ イ型固体電解コンデンサを同時に製造することができる のである。従って、従来のように複数個のアレイ型固体 電解コンデンサを別々に製造するものに比べて、本発明 の製造方法は大量生産に適するのである。

【0019】加えて、各チップ体の少なくとも側面に被 覆樹脂を塗布することにより、コンデンサ素子を合成樹 脂製のモールド部にてパッケージする従来の製造方法比 べ、漏れ電流(LC)が増大したり、絶縁不良が発生し たりする頻度を確実に低減できる。従って、本発明の製 生産に適することと相俟って、製造コストを大幅に低減 できるという効果を有する。

[0020]

【発明の実施の形態】以下、本発明の実施の形態を、添 付した図面について説明する。図1~図37は、本発明 の第1の実施形態を示す。この第1の実施形態において は、シリコン製の素材基板を使用して図34~図37に 示すようなアレイ型のタンタル固体電解コンデンサ30 が製造される。

【0021】第1の実施形態によれば、先ず、図1に示 すように、厚さ方向に導電性を有するようにしたシリコ ン製の素材基板11を用意する。この素材基板11は、 幅寸法がWで長さ寸法がLの矩形状に形成したチップ基 板片12の複数個を一体的に含む大きさに構成されてい る。後述するように、素材基板11は、最終の工程にお いて、縦方向の切断線13及び横方向の切断線14に沿 って切断されたときに、複数のチップ基板片12を与え

【0022】次に、図2に示すように、前記素材基板1 1上に、熱酸化処理、PVスパッタ又はプラズマCVD 等にてシリコンの酸化膜又は窒化膜等のような絶縁膜1 5を形成する。次いで、図3、図4及び図5に示すよう に、前記絶縁膜15のうち各チップ基板片12に対応す る部分に、矩形状の接合孔16を、例えば公知のフォト リソ法にて、一つのチップ基板片12について複数個 (本実施形態においては二個) ずつ穿設する。

【0023】このフォトリソ法は、前記絶縁膜15の上 面にフォトレジスト膜を形成するステップと、このフォ トレジスト膜に前記接合孔16と同じ形状の抜き窓を備 えたフォトマスクを載せるステップと、このようにマス クされたフォトレジスト膜を露光したのち現像処理し て、前記フォトレジスト膜のうち前記抜き窓に対応する 部分を除去するステップと、この状態で絶縁膜15をエ ッチング処理することにより、この絶縁膜15のうち前 記抜き窓に対応する部分をエッチング液にて溶解除去し て前記接合孔16を形成するステップと、を含む。

【0024】次いで、図6及び図7に示すように、前記 素材基板11の各チップ基板片12上の前記各接合孔1 6内の部分に、タンタル珪化物の薄膜17をスパッたリ ング等にて形成する。次いで、図8及び図9に示すよう に、この各薄膜17上に、接合層として、タンタルによ る接合用金属層18を、同じくスパッタリング等にて形 成する。

【0025】次いで、図10、図11及び図12に示す ように、前記素材基板11における上面の全体にわたっ て、合成樹脂樹脂等による枠型層19を比較的厚い厚さ に形成する。次に、図13、図14及び図15に示すよ うに、前記枠型層19のうち前記各チップ基板片12に おける各接合孔16の各々に対応する部分に、成形孔2 造方法は、不良品の発生率を低くできるから、前記大量 50 0を、フォトリソ法等にて穿設する。但し、図13~図 7

15の工程に代えて、素材基板11上に、予め成形孔2 0を穿設した枠型層19を張り付けるようにしても良い。

【0026】次に、図16、図17及び図18に示すように、前記枠型層19における各成形孔20内に、予めバインダーを混合したタンタル粉末の適宜量を充填して、突き固めることによって、多孔質のチップ体21を成形した上で、前記バインダーを加熱等にて除去するための脱バインダー処理を行う。次に、図19、図20及び図21に示すように、前記枠型層19を、剥離又はエ 10ッチング等の適宜手段にて除去することにより、多孔質のチップ体21を、素材基板11における各チップ基板片12の各々について複数個ずつ形成する。なお、前記脱バインダー処理は、この枠型層19を除去する工程の後に行うようにしても良い。

【0027】次いで、素材基板11を、その上に形成された関連部分とともに、真空式加熱炉(図示せず)に入れ、真空中においてタンタルの焼結温度まで加熱する。この結果、各チップ体21を構成するタンタル粉末が焼結すると同時に、タンタルからなる前記接合用金属層18に融着し、各チップ体21は、素材基板11における各チップ基板片12に対して電気的に接続される。

【0028】この焼結工程において、タンタルによる接合用金属層18の下地としてのタンタル珪化物の薄膜17は次のような作用を営む。すなわち、タンタル珪化物の薄膜17がないとすると、焼結時の加熱により、接合用金属層18中のタンタルがシリコン製素材基板11中に異常に拡散することになり、タンタル粉末からなるチップ体21のシリコン製素材基板11に対する接合強度が大幅に低下することになる。これに対し、タンタル珪30化物の薄膜17を介在させることにより、接合用金属層18から素材基板11へのタンタルの拡散を防止して、チップ体21の素材基板11に対する接合の確実性及び安定性を確保することができる。

【0029】次に、前記素材基板11を、その上に形成 された関連部分とともに、りん酸水溶液等の化成液(図 示せず) に浸漬した上で、前記素材基板11と化成液と の間に直流電流を印加して陽極酸化を行うことにより、 図22及び図23に示すように、前記各チップ基板片1 2における各チップ体21におけるタンタル粒子の表面 40 と、前記薄膜17及び接合用金属層18の露出部分の表 面とに、五酸化タンタルの誘電体膜22が形成される。 【0030】次いで、前記素材基板11における各チッ プ基板片12の各チップ体21を硝酸マンガン水溶液 (図示せず) に浸漬して、硝酸マンガン水溶液をチップ 体21の内部まで浸透させるステップと、その後に各チ ップ体21を硝酸マンガン水溶液から引き揚げて焼成す るステップと、を複数回にわたって繰り返すことによ り、図24及び図25に示すように、五酸化タンタルの 誘電体膜22の表面に二酸化マンガンの固体電解質層2 50 3が形成されたコンデンサ素子24が得られる。

【0031】なお、前記した固体電解質層23を、例えば特開昭60-37114号公報及び特開平1-253226号公報に記載されたような導電性電解質高分子にして、化学重合方法、電解酸化重合方法又は気相重合方法等にて形成することもできる。次いで、前記各コンデンサ素子24の表面全体に、コーティング用グラファイト層(図示せず)を施した後、前記素材基板11における上面の全体に、図26、図27及び図28に示すように、ポリイミド樹脂又はエポキシ樹脂等のような合成樹脂製の被覆樹脂25を、前記各コンデンサ素子24の表面全体を覆うように形成する。

【0032】次いで、図29、図30及び図31に示すように、前記被覆樹脂25のうち各コンデンサ素子24の上面に該当する部分に、抜き孔26をフォトリソ法等により穿設する。次いで、図32及び図33に示すように、前記各コンデンサ素子24の上面の各々に、下地のニッケル層と上層の半田層とから成る陰極用端子電極膜27をスパッタリング等にて形成する。この陰極用端子膜27が各コンデンサ素子24における固体電解質層23に前記グラファイト層を介して電気的に導通する。

【0033】一方、同じく図32及び図33に示すように、前記素材基板11の下面に、下地のニッケル層と上層の半田層とから成る陽極用端子電極膜28をスパッタリング等にて形成する。最後に、同じく図32及び図33に示すように、素材基板11及び前記被覆樹脂25を、各切断線13,14に沿って高速回転するカッター29等にて切断することにより、各チップ基板片12ごとに分割する。

【0034】この結果、図34、図35及び図36に示すような構造のアレイ型タンタル固体電解コンデンサ30を、一枚の素材基板11から複数個を同時に得ることができる。このアレイ型タンタル固体電解コンデンサ30は、その幅寸法はWで、長さ寸法はLで、高さ寸法はHで、その下面側に一つの陽極側端子電極膜28を、上面側に複数個の複数個(二個)の陰極側端子電極膜27を備えたチップ状であり、その等価回路は、図37に示すように、一つの陽極側端子電極膜28と、複数個(二個)の陰極側端子電極膜27との間の各々に、チップ体21によるコンデンサ素子24を設けた形態である。

【0035】そして、このアレイ型タンタル固体電解コンデンサ30は、チップ基板片12と、このチップ基板片12上に並べて形成されたタンタル粉末焼結チップ体21の複数個(本実施形態では二個)と、この各チップ体21のタンタル粒子に対して誘電体層22を介して電気的に絶縁して形成した固体電解質層23とを含む。更に、このアレイ型タンタル固体電解コンデンサ30は、前記チップ体21における固体電解質層23の上面の中央部を除いて前記各チップ体21における固体電解質層23

の露出部分に電気的に導通するように形成した複数個の 陰極側端子電極膜27と、前記チップ基板片12の下面 に形成した一つの陽極側端子電極膜28とを含んでい る。

【0036】また、前記各チップ体21のタンタル粒子はタンタル珪化物の薄膜17、接合用金属層18及びチップ基板片12を介して一つの陽極側端子電極膜28と導通する。一方、タンタル固体電解コンデンサ30における陽極側と陰極側との間の電気絶縁性は、チップ基板片12の上面に形成した絶縁膜15により確保されてい 10る。

【0037】本発明の前記第1の実施形態は図38、図39及び図40に示すように変形しても良い。すなわち、図38及び図39に示すように、各コンデンサ素子24における固体電解質層23の露出部分に形成する陰極側端子電極膜を、各コンデンサ素子24の各々に電気的に同時に導通する一つの共通陰極側端子電極膜27′に形成することにより、図40に示す等価回路のように、一つの陽極側端子電極膜28と、一つの陰極側端子電極膜27′との間に、複数個のコンデンサ素子24を20並列状に設けた形態にすることができる。

【0038】次に、図41~図52は、本発明の第2の 実施形態を示している。この第2の実施形態では、タン タル製の素材基板を用いて、複数個のコンデンサ素子を 備えたアレイ型のタンタル固体電解コンデンサ30a (図51及び図52)が製造される。この第2の実施形態によれば、先ず、図41及び図42に示すように、複

態によれば、先ず、図41及び図42に示すように、複数個のチップ基板片12aに対応する大きさを有するタンタル製の素材基板11aを用意して、この素材基板11a上に、熱酸化処理、PVスパッタ又はプラズマCVD等にて酸化膜又は窒化膜等のような絶縁膜15aを形成する。

【0039】次に、図43及び図44に示すように、この絶縁膜15aのうち各チップ基板片12aに対応する部分に、複数個(二個)の接合孔16aをフォトリソ法等にて穿設する。この結果、各接合孔16a内に、前記素材基板11aにおける地肌による接合面18aが露出される。次いで、図45及び図46に示すように、前記各接合孔16a内において、前記第1の実施形態の場合と同様に、タンタル粉末をチップ体21aに固め成形して、脱バインダー処理を施したのち、素材基板11aを真空式加熱炉(図示せず)に入れて、真空中にてタンタルの焼結温度まで加熱する。この結果、各チップ体21aにおけるタンタル粉末は、焼結すると同時に、前記接合面18aに融着して、素材基板11aに接合される。

【0040】以上の工程に引き続いては、前記第1の実施形態の場合と同様の工程が行われる。これらの工程は、前記各チップ体21aに対する五酸化タンタルの誘電体膜22aの形成、二酸化マンガンによる固体電解質層23aの形成、コーティング用グラファイト層(図示 50

せず) の形成を行って各チップ体 2 1 a をコンデンサ素 子 2 4 a にする。

【0041】そして、図47及び図48に示すように、被覆樹脂25aの形成、この被覆樹脂25aに対する抜き孔26aの穿設を行う。次いで、図49及び図50に示すように、各コンデンサ素子24aの上面に対する陰極用端子電極膜27aの形成、素材基板11aの下面に対する陽極用端子電極膜28aの形成を行ったのち、素材基板11a及び被覆樹脂25aを、各切断線13a,14aに沿って高速回転カッター29a等にて切断を行うのである。

【0042】以上の工程により、図51及び図52に示すように、前記第1の実施形態と類似構造のアレイ型タンタル固体電解コンデンサ30aを、一枚の素材基板から同時に製造することができるのである。但し、この第2の実施形態においては、タンタル製の素材基板11aを使用するので、前記第1の実施形態のように、素材基板の上面に、タンタルによる接合用金属層18及びその下地としてのタンタル珪化物の薄膜を形成する必要がなく、素材基板11a自体の表面を接合面18aとして利用することができる。

【0043】なお、前記第1又は第2の実施形態においては、タンタル製の素材基板11aを使用することに代えて、BN(窒化ホウ素)又はSiC(炭化珪素)等の導電物質を混入することによって導電性を付与したセラミック製の素材基板を使用すくこともできる。すなわち、導電性セラミック製の素材基板の上面にタンタルによる接合用金属層をスパッタリング等にて形成し、以後は、前記第1又は第2の実施形態と全く同様の方法で、アレイ型タンタル固体電解コンデンサ30aを製造するものであり、この方法によると、導電性セラミック製の素材基板を使用するので、前記第2の実施形態のようにタンタル製の素材基板を使用する場合に比べ、材料費を節約して、製造コストの低減を図ることができるという利点がある。

【0044】なお、この場合においても、導電性セラミック製の素材基板上に、前記第1及び第2の実施形態と同様の絶縁層15又は15aを形成しても良い。更に、図53~図63は、本発明の第3の実施形態を示す。この第3の実施形態においては、シリコン、タンタル又は導電性セラミック等のように少なくとも厚さ方向に導電性を有する材料からなる素材基板11bを使用して、複数個のコンデンサ素子を備えたアレイ型タンタル固体電解コンデンサ30bが、更に大容量の形態にして製造される。

【0045】すなわち、図53、図54及び図55に示すように、前記素材基板11b上に絶縁膜15bを形成した後、この絶縁膜15bのうち各チップ基板片12bに対応する部分に接合孔16bを複数個(二個)ずつ穿設する。更に、前記素材基板11bにおける各チップ基

20

板片12bのうち前記各接合孔16bの箇所に充填用貫 通孔32を穿設する。

【0046】次に、図56及び図57に示すように、前 記案材基板11bの下面に、前記各充填用貫通孔32を 塞ぐためにフィルム33を貼着した後、前記第1の実施 形態と同様の方法で、素材基板11b上でタンタル粉末 をチップ体21bに固め形成して、そのタンタル粉末が 前記充填用各貫通孔32内にも充填されるようにする。 前記フィルム33は、チップ体21bに固め成形した後 に除去する。

【0047】以上の工程に引き続き行われる工程は、前 述した各実施形態の場合と同様である。これらの工程 は、図58及び図59に示すように、各チップ体21b の焼結工程、各チップ体21bに対する誘電体膜22b の形成工程、固体電解質層23bの形成工程、及びコー ティング用グラファイト層を形成してコンデンサ素子2 4 bにする工程を含む。更に、図60及び図61に示す ように、被覆樹脂2.5 bの形成工程、陰極用端子電極膜 27 b の形成工程、及び陽極用端子電極膜 28 b の形成 工程を経たのち、素材基板11b及び被覆樹脂25b を、各切断線13b,14bに沿って高速回転カッター 29b等にて切断を行うのである。

【0048】これにより、図62及びず63に示すよう な構造のアレイ型タンタル固体電解コンデンサ30b が、一枚の素材基板11bから複数個同時に製造され る。以上述べた第3の実施形態によると、各チップ体2 1 b におけるタンタル粉末が、チップ基板片 1 2 b にお ける充填用貫通孔32内にも充填されるから、その分だ けチップ体21bの体積を増大して、アレイ型タンタル 固体電解コンデンサ30bの大容量化を図ることができ 30 る。また、充填用貫通孔32に突入するチップ体21b の部分がチップ基板片12bに対するチップ体21bの 接合強度を高めるという付加的効果も得られる。

【0049】この第3の実施形態において、充填用貫通 孔32は有底孔(又は凹部)に置き換えてもよい。但 し、貫通孔32とすることにより、チップ基板片12b の下面に形成した陽極用端子電極膜28bを、前記チッ プ体21 b におけるタンタル粉末に、チップ基板片12 bを介することなく直接且つ確実に電気接合することが できる。

【0050】そして、図64~図75は、本発明の第4 の実施形態を示す。この第4の実施形態においては、セ ラミック等のような絶縁材製の素材基板を使用して大容 量のアレイ型タンタル固体電解コンデンサ30cの複数 個が同時に製造される。この第4の実施形態によれば、 先ず、図64、図65及び図66に示すように、複数の チップ基板片12cに対応する大きさの絶縁セラミック 材製の素材基板11cを用意して、この素材基板11c における各チップ基板片12cの箇所の各々に、充填用 貫通孔32aを穿設しておく。

【0051】次いで、図67及び図68に示すように、 前記素材基板11cの下面に、前記各充填用貫通孔32 aを塞ぐためにフィルム33aを貼着した後、前記第1 の実施形態と同様の方法で、素材基板11c上でタンタ ル粉末をチップ体21 cに固め形成して、そのタンタル 粉末が前記各充填用貫通孔32a内にも充填されるよう にする。前記フィルム33aは、チップ体21cに固め 成形した後に除去する。

【0052】以上の工程に引き続き行われる工程は、前 10 述した各実施形態の場合と同様である。これらの工程 は、図69及び図70に示すように、各チップ体21c の焼結工程、各チップ体21cに対する誘電体膜22c の形成工程、固体電解質層 2 3 c の形成工程、及びコー ティング用グラファイト層を形成してコンデンサ素子2 4 c にする工程を含む。更に、図71及び図72に示す ように、被覆樹脂25cの形成工程、陰極用端子電極膜 27 c の形成工程、及び陽極用端子電極膜 28 c の形成 工程を経たのち、素材基板11 c及び被覆樹脂25 c を、各切断線13c,14cに沿って高速回転カッター 29c等にて切断を行うのである。

【0053】これにより、図73、図74及び図75に 示すように、前記第1の実施形態と同し構造のアレイ型 タンタル固体電解コンデンサ30cを、一枚の素材基板 11 c から複数個ずつ同時に製造できるのである。以上 の第4の実施形態は、各チップ体21 c のタンタル粉末 がチップ基板片12cにおける充填用貫通孔32a内に も充填されていることにより、アレイ型タンタル固体電 解コンデンサ30 cの大容量化を図ることができる点は 第3の実施形態と同様である。

【0054】これに加えて、第4の実施形態では、チッ プ基板片12cが、セラミック等のような絶縁体製であ ることにより、チップ基板片12c上に別途に絶縁層を 設けなくとも、コンデンサ素子24dの陽極側と陰極側 とを電気的に確実に絶縁することができる。従って、チ ップ基板片12dを導電体製にする場合よりもコストの 低減と、軽量化とを図ることができる利点がある。

【0055】この第4の実施形態においては、チップ基 板片12cが、セラミック等のような絶縁体製であるこ とにより、アレイ型タンタル固体電解コンデンサ30 c 40 を、以下に述べるようなバリエーションとすることがで きる。すなわち、図76及び図77に示すように、チッ プ基板片12cの下面に形成する陽極用端子電極膜を、 各コンデンサ素子24cの各々について独立した単独の 陽極用端子電極膜28 c′にすることにより、図78に 示す等価回路のように、二つの陽極側端子電極膜28 c'と、二つの陰極側端子電極膜27cとの間の各々に コンデンサ素子24cを設けた並列構成の形態にするこ とができる。

【0056】また、図79及び図80に示すように、チ ップ基板片12cの下面に形成する陽極用端子電極膜

を、各コンデンサ素子24cの各々について独立した単独の陽極用端子電極膜28c′にすることに加えて、各コンデンサ素子24cにおける固体電解質層23cの露出部分に形成する陰極側端子電極膜を、各コンデンサ素子24cの各々に電気的に同時に導通する一つの共通陰極側端子電極膜27c′に形成することにより、図81に示す等価回路のように、二つの陽極側端子電極膜28c′と、一つの陰極側端子電極膜27c′との間に、複数個のコンデンサ素子24cを並列状に設けた形態にすることができる。

【0057】更にまた、図82及び図83に示すように、各コンデンサ素子24cにおける固体電解質層23cの露出部分に形成する陰極側端子電極膜を、各コンデンサ素子24cの各々に電気的に同時に導通する一つの共通陰極側端子電極膜27c′に形成することにより、図84に示す等価回路のように、一つの陽極側端子電極膜28cと、一つの陰極側端子電極膜27c′との間に、複数個のコンデンサ素子24cを並列状に設けた形態にすることができる。

【0058】なお、前記した各実施形態は、全て、アレ 20 イ型固体電解コンデンサを、二つのコンデンサ素子にて 構成した場合を示すしたが、本発明はこれに限らず、三 つの以上のコンデンサ素子を使用してアレイ型固体電解 コンデンサを構成する場合にも適用できることは言うまでもない。

【図面の簡単な説明】

【図1】本発明の第1の実施形態に使用する素材基板の 斜視図である。

【図2】前記素材基板の上面に絶縁層を形成した状態を 示す斜視図である。

【図3】前記素材基板の絶縁層に接合孔を穿設した状態 を示す斜視図である。

【図4】図3のIV-IV視拡大断面図である。

【図5】図3のV-V視拡大断面図である。

【図6】前記第1の実施形態において前記接合孔内にタンタルの珪化物による薄膜を形成した状態を示す拡大断面図である。

【図7】図6のVII-VII視断面図である。

【図8】前記タンタルの珪化物による薄膜上に接合用金 属膜を形成した状態を示す拡大断面図である。

【図9】図8のIX-IX視断面図である。

【図10】前記第1の実施形態において前記素材基板上 に型枠層を形成した状態を示す斜視図である。

【図11】図10のXI-XI視拡大断面図である。

【図12】図10のXII-XII視拡大断面図である。

【図13】前記型枠層に成形孔を形成した状態を示す斜 視図である。

【図14】図13のXIV-XIV視拡大断面図である。

- 【図15】図13のXV-XV視拡大断面図である。
- 【図16】前記型枠層の成形孔内でタンタル粉末にてチップ体を固め成形している状態を示す斜視図である。

【図17】図16のXVII-XVII視拡大断面図である。

【図18】図16のXVIII-XVIII視拡大断面図である。

【図19】前記チップ体の固め成形したのち前記型枠層 を除去した状態を示す斜視図である。

10 【図20】図19のXX-XX視拡大断面図である。

【図21】図19のXXI-XXI視拡大断面図である。

【図22】第1の実施形態において各チップ体に誘電体膜を形成した状態を示す拡大断面図である。

【図23】図22のXXIII-XXIII視断面図である。

【図24】第1の実施形態において各チップ体に固体電解津質層を形成した状態を示す拡大断面図である。

【図25】図24のXXV-XXV視断面図である。

0 【図26】第1の実施形態において素材基板上に被覆樹脂を塗着した状態を示す斜視図である。

【図27】図26のXXVII-XXVII視拡大断面 図である。

【図28】図26のXXVIII-XXVIII視拡大 断面図である。

【図29】第1の実施形態において被覆樹脂に抜き孔を 穿設した状態を示す斜視図である。

【図30】図29のXXX-XXX視拡大断面図である。

30 【図31】図29のXXXI-XXXI視拡大断面図で ある

【図32】第1の実施形態において陰極用端子電極膜及び陽極用端子電極膜を形成した状態を示す拡大断面図である。

【図33】図32のXXXIII-XXXIII視断面 図である。

【図34】前記第1の実施形態にて製造したアレイ型固体電解コンデンサを示す斜視図である。

【図35】図34のXXXV-XXXV視断面図であ 40 る。

【図36】図34のXXXVI-XXXVI視断面図である。

【図37】前記第1の実施形態にて製造したアレイ型固体電解コンデンサの等価回路図である。

【図38】前記第1の実施形態の変形例によるアレイ型 固体電解コンデンサを示す拡大縦断正面図である。

【図39】図38のXXXIX-XXXIX視断面図で ある。

【図40】前記変形例のアレイ型固体電解コンデンサの 50 等価回路図である。 【図41】本発明の第2の実施形態に使用する素材基板を示す拡大断面図である。

【図42】図41のXXXXII-XXXXII視断面 図である。

【図43】第2の実施形態において絶縁層に接合孔を穿 設した状態を示す拡大断面図である。

【図44】図43のXXXXIV-XXXXIV視断面 図である。

【図45】第2の実施形態においてチップ体を固め成形 したのちこれに誘電体膜と固体電解質層とを形成した状 10 態を示す拡大断面図である。

【図46】図45のXXXXVI-XXXXVI視断面 図である。

【図47】第2の実施形態において被覆樹脂を塗着した 状態を示す拡大断面図である。

【図48】図47のXXXXVIII-XXXXVII I視断面図である。

【図49】第2の実施形態において陰極用端子電極膜及び陽極用端子電極膜を形成した状態を示す拡大断面図である。

【図50】図49のL-L視断面図である。

【図51】前記第2の実施形態によるアレイ型固体電解 コンデンサを示す拡大縦断正面図である。

【図52】図51のLII-LI視断面図である。

【図53】本発明の第3の実施形態に使用する素材基板を示す斜視図である。

【図54】図53のLIV-LIV視拡大断面図である。

【図55】図53のLV-LV視拡大断面図である。

【図56】第3の実施形態においてチップ体を固め成形 30 る。 した状態を示す拡大断面図である。

【図57】図56のLVII-LVII視断面図であ る.

【図58】第3の実施形態においてチップ体に誘電体膜 と固体電解質層とを形成した状態を示す拡大断面図であ る。

【図59】図58のLIX-LIX視断面図である。

【図60】第3の実施形態において陰極用端子電極膜及び陽極用端子電極膜を形成した状態を示す拡大断面図である。

【図61】図60のLXI-LXI視断面図である。

【図62】前記第3の実施形態によるアレイ型固体電解 コンデンサを示す拡大縦断正面図である。

【図63】図62のLXIII-LXIII視断面図である。

【図64】本発明の第4の実施形態に使用する素材基板を示す斜視図である。

【図65】図64のLXV-LXV視拡大断面図である。

【図66】図64のLXVI-LXVI視拡大断面図で 50

ある。

【図67】第4の実施形態においてチップ体を固め成形 した状態を示す拡大断面図である。

【図68】図67のLXVIII-LXVIII視断面 図である。

【図69】第4の実施形態においてチップ体に誘電体膜 と固体電解質層とを形成した状態を示す拡大断面図であ る。

【図70】図69のLXX-LXX視断面図である。

【図71】第4の実施形態において陰極用端子電極膜及 び陽極用端子電極膜を形成した状態を示す拡大断面図で ある。

【図72】図71のLXXII—LXXII視断面図で ある。

【図73】前記第4の実施形態によるアレイ型固体電解 コンデンサを示す拡大縦断正面図である。

【図74】図73のLXXIV-LXXIV視断面図で ある。

【図75】前記第4の実施形態によるアレイ型固体電解 20 コンデンサの等価回路図である。

【図76】前記第4の実施形態の変形例によるアレイ型 固体電解コンデンサを示す拡大縦断正面図である。

【図77】図76のLXXVII-LXXVII視断面図である。

【図78】前記図76のアレイ型固体電解コンデンサの 等価回路図である。

【図79】前記第4の実施形態の別の変形例によるアレイ型固体電解コンデンサを示す拡大縦断正面図である。

【図80】図79のLXXX-LXXX視断面図である。

【図81】前記図79のアレイ型固体電解コンデンサの 等価回路図である。

【図82】前記第4の実施形態の更に別の変形例による アレイ型固体電解コンデンサを示す拡大縦断正面図であ る。

【図83】図82のLXXXIII-LXXXIII視 断面図である。

【図84】前記図82のアレイ型固体電解コンデンサの 等価回路図である。

40 【図85】従来におけるコンデンサ素子を示す斜視図で ある。

【図86】従来におけるコンデンサ素子の縦断正面図である。

【符号の説明】

 11, 11a, 11b, 11c
 素材基板

 12, 12a, 12b, 12c
 チップ基板

 片
 切断線

 13, 13a, 13b, 13c
 切断線


 14, 14a, 14b, 14c
 切断線

 15, 15a
 絶縁層


1:

17		18	
16, 16a, 16b, 16c	接合孔	素子	
1 9	型枠層	25, 25a, 25b, 25c	被覆樹脂
2 0	成形孔	27, 27a, 27b, 27c	陰極用端子
21, 21a, 21b, 21c	チップ体	電極膜	
22, 22a, 22b, 22c	誘電体膜	28, 28a, 28b, 28c	陽極用端子
23, 23a, 23b, 23c	固体電解質	電極膜	
層		30, 30a, 30b, 30c	アレイ型固
24, 24a, 24b, 24c	コンデンサ	体電解コンデンサ	


【図1】




【図3】




【図5】




【図7】




【図2】




【図4】




【図6】




【図8】




【図9】




【図11】




【図10】




【図12】




【図13】




【図14】





【図15】





【図16】













【図64】 【図67】 【図75】 【図68】 【図69】 【図76】 【図70】 【図71】 【図72】 【図74】 [図77] 【図78】 【図79】 【図80】 【図81】 ___32a _⇒LXXX


【図82】

【図83】

【図84】









[図85]

【図86】





This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.